programation de la RS232 en vhdl

Discussion dans 'Programmation' créé par rabeb, 25 Novembre 2008.

  1. rabeb

    rabeb Visiteur

    J'aime reçus:
    0
    Points:
    0
    Salamo alaikom ,
    Je suis débutante dans la programation vhdl et je me trouver bloquer dans un exercice , j'aime que vous m'aidez pour le résoudre et merci .
    :eek::eek:

     
  2. Astalavista

    Astalavista Hasta La Vista Baby

    J'aime reçus:
    46
    Points:
    48
    Bonjour

    Déjà tu n'as pas précisé le sujet de ton exercice, on est pas des voyants ^^

    par contre je ne my connais pas en vhdl, mais je peux toujours te conseiller ce site la, il a l'air complet

    bon courage :)
     
  3. titouf

    titouf Zero_Cool

    J'aime reçus:
    117
    Points:
    0
  4. titouf

    titouf Zero_Cool

    J'aime reçus:
    117
    Points:
    0
  5. isitien

    isitien Bannis

    J'aime reçus:
    28
    Points:
    0


    ra8a bghat :D

    awaaaaaaaaaah 9riti 29 pages, se3datek ;)
     
  6. rabeb

    rabeb Visiteur

    J'aime reçus:
    0
    Points:
    0
    Bonjour ,
    Merci pour l'aide ,et bon , l'exrcice que je fait est le suivant :
     Ecrire la structure des fichiers VHDL (atelier4_top.vhd, atelier4_rec.vhd, atelier4_emi.vhd, atelier4_bus.vhd, atelier4_TB.vhd) correspondant à l’application ci-dessus

     Concevoir les fichiers VHDL « atelier4_rec.vhd » et « atelier4_emi.vhd » de manière générique (le bloc REC doit envoyer un signal de statut « trame reçue » et les 8 bits reçus, et le bloc EMI doit émettre les 8 bits qui lui sont envoyés)

     Concevoir le fichier VHDL « atelier4_bus.vhd » permettant d’obtenir les fonctions suivantes :
    - Dès qu’une trame RS232 ayant comme valeur « AB » est reçue, et que la trame suivante a comme 1er octet ‘0’, le second octet de cette 2ème trame correspond à l’adresse reçue (ADR), la 3ème et dernière trame correspond à la donnée reçue (DATA)
    - Les valeurs ADR & DATA reçues doivent être mémorisées dans une FIFO de 12 bits de large
    - Dès que le signal GO est actif (‘1’), la FIFO doit être dépilée et envoyer ADR et DATA vers l’extérieur. Si la FIFO est vide, rien n’est écrit sur ADR & DATA venant de la FIFO
    - Si le signal GO est actif (‘1’), et que la FIFO est vide, il faut lire les DATA à l’adresse « C » (envoi de « C » sur ADR, puis réception des DATA), puis émettre ces 8 bits de DATA vers RS232_OUT (répéter l’opération entière tant que GO est actif)

    Fréquence RS232 : 19600Hz

     Concevoir le test-bench « atelier4_TB.vhd» correspondant à l’ensemble de l’application
    Alors , on a 3 blocs : reception ,bus et emession
    les entrées de la réception : RS232_in , clk, N_reset
    les sorties de la réception = entrées de la bus : rec (signal indiquant que la réception) , reg_out (regisre de 8 bits )
    les sorties de bus = entrées de l'emesion : go _out , reg (8 bit)
    aussi les sorties de bus : adr , data, cs

    les sorties de l'emession : RS232_out
     
  7. rabeb

    rabeb Visiteur

    J'aime reçus:
    0
    Points:
    0
    :p titouf merci pour le document et enchala ALLAh j'essai de nouveau à résoudre mon exercice et en cha ALLAh je trouve la bonne réponse .
    A bientot
     
  8. rabeb

    rabeb Visiteur

    J'aime reçus:
    0
    Points:
    0
    merci pour votre aide , le site qui vous me donner est interessant .
    A bientot.
     
  9. titouf

    titouf Zero_Cool

    J'aime reçus:
    117
    Points:
    0
    alors t'as appris le vhdl ou pas encore?
     

Partager cette page